[发明专利]存储器内的字线电压控制

摘要

本发明提供存储器内的字线电压控制。存储器电路(2)包括位栅格(4)，位栅格(4)被选择以利用字线(20)上的字线电压读取。字线电压控制电路(26)产生二步字线电压信号。字线电压首先增大至中间电平，在该中间电平下字线晶体管(12)将位栅格(4)弱耦接至位线(8)。该中间电平被维持长达第一延迟时段。在第一延迟时段后，字线电压增大至全干线值并且该全干线值被维持长达第二延迟时段。随后，字线电压在读取操作的结束时返回至低电平。该二步字线电压信号为位栅格(4)提供较佳的访问干扰裕度。

主权项

一种存储器电路，该存储器电路包含：位栅格阵列，该位栅格阵列包括耦接至至少一个位线及字线的位栅格，所述位栅格具有节点以及字线晶体管，所述节点储存数据值，所述字线晶体管经配置以为所述节点与所述至少一个位线中的位线间的电流路径提供传导性，所述传导性取决于所述字线上的字线信号的字线电压；以及字线驱动器电路，该字线驱动器电路经配置以在所述位栅格被访问期间将所述字线电压控制为：(i)在第一改变时段期间，自第一电压电平改变为中间电压电平，在所述第一电压电平下所述字线晶体管具有低传导性，在所述中间电压电平下所述字线晶体管具有中间传导性；(ii)在第一延迟时段期间，基本维持所述中间电压电平；(iii)在第二改变时段期间，自所述中间电压电平改变为第二电压电平，在所述第二电压电平下所述字线晶体管具有高传导性；(iv)在第二延迟时段期间，基本维持所述第二电压电平；以及(v)在第三改变时段期间，自所述第二电压电平改变为所述第一电压电平；其中所述中间电压电平介于所述第一电压电平与所述第二电压电平之间；所述字线驱动器电路在供应电压源与所述字线之间提供电流路径；所述供应电压源与所述字线间的所述电流路径穿过一弱晶体管及一强晶体管，所述弱晶体管及所述强晶体管被并联布置；并且所述字线驱动器电路控制所述弱晶体管及所述强晶体管，以使得：(i)当所述位栅格未被访问时，所述弱晶体管处于低传导性状态并且所述强晶体管处于低传导性状态；(ii)在所述第一改变时段期间，所述弱晶体管处于高传导性状态并且所述强晶体管处于其低传导性状态；(iii)在所述第一延迟时段期间，所述弱晶体管处于其低传导性状态并且所述强晶体管处于其低传导性状态；(iv)在所述第二改变时段及所述第二延迟时段期间，所述强晶体管处于高传导性状态；以及(v)在所述第三改变时段期间，所述弱晶体管处于其低传导性状态并且所述强晶体管处于其低传导性状态。