[发明专利]一种高频时钟占空比测试电路

摘要

本发明提出一种高频时钟占空比测试电路，利用开关电容结构将时间量转换为电压量，通过电压的量化比较将时钟高低电平时间等比例放大，实现高频时钟信号占空比的准确测试。占空比的测试精度不依赖于实现工艺，只取决于设计精度。

主权项

1.一种高频时钟占空比测试电路，其特征在于包括积分电路，比较电路及控制逻辑；其中：积分电路将N个周期内高低电平的时间量转换为电压量，将N个周期时间定义为积分区间；积分电路包括两个开关电容积分单元，一个开关电容积分单元将N个时钟周期内高电平的时间量积分为评估电压Veval，另一个开关电容积分单元在N个时钟周期内保持常通，将N个时钟周期内总的时间量积分为参考电压Vtotal；积分结束后保持电压值不变，N为大于等于1的整数；比较电路依次将评估电压Veval与参考电压Vtotal的分压进行比较，比较的结果DC_TEST通过比较器串行输出；n为大于等于1的整数；控制逻辑产生控制积分电路工作的信号、控制比较电路工作的信号，以及测试标志信号FLAG，测试标志信号FLAG用于标识比较输出信号DC_TEST的有效时间；DC_TEST高电平的时间与FLAG高电平的时间的比值即为时钟信号的占空比。