[实用新型]多芯片晶圆级半导体封装构造

摘要

本实用新型公开一种多芯片晶圆级半导体封装构造，其包含：一重布线电路层；至少一第一芯片，位于所述重布线电路层上，并电性连接所述重布线电路层；一间隔层，位于所述重布线电路层上及所述第一芯片的上方，并设有数个转接垫、一重布线层、数个位在所述转接垫及重布线层之间的导通孔及数个柱状凸块，所述柱状凸块结合在所述转接垫及重布线电路层之间，且所述柱状凸块排列在所述第一芯片的周边；一第一封装胶材，位于所述重布线电路层上，并包覆所述第一芯片及间隔层；以及至少一第二芯片，位于所述间隔层的重布线层上，并电性连接到所述重布线层。

主权项

一种多芯片晶圆级半导体封装构造，其特征在于：所述多芯片晶圆级半导体封装构造包含：一重布线电路层，具有一第一表面及一第二表面；至少一第一芯片，位于所述重布线电路层的第一表面上，并电性连接到所述重布线电路层；一间隔层，位于所述重布线电路层的第一表面上及所述第一芯片的上方，并设有数个转接垫、一重布线层、数个导通孔及数个柱状凸块，所述导通孔位于所述间隔层内并连接在所述转接垫及重布线层之间，所述柱状凸块结合在所述间隔层的转接垫及所述重布线电路层之间，且所述柱状凸块排列在所述第一芯片的周边；一第一封装胶材，位于所述重布线电路层的第一表面上，并包覆所述第一芯片、所述间隔层的重布线层的周边、所述转接垫与所述柱状凸块；以及至少一第二芯片，位于所述间隔层的重布线层上，并电性连接到所述间隔层的重布线层上。