[发明专利]硬件设计的混合式并发及串行逻辑仿真

摘要

提供了一种仿真以HDL描述的设计的方法。在该方法中，该设计的模块可被划分成用于由串行仿真引擎仿真的诸第一模块和用于由并发仿真引擎仿真的诸第二模块。可基于与HDL的执行模型一致的事件类来区分诸第一和第二模块的仿真优先级。串行和并发仿真引擎的仿真可针对每一事件类来同步。同步可包括在串行仿真引擎与并发仿真引擎之间传递经更新的接口变量值，由诸第二模块将其与诸第一模块的至少一子集共享。该传递可包括转译经更新的接口变量值的表示。

主权项

一种仿真通过硬件描述语言（HDL）规定的设计的方法，所述方法包括：运行集成逻辑仿真器，所述集成逻辑仿真器包括串行仿真引擎和并发仿真引擎；使用所述串行仿真引擎执行仿真，所述串行仿真引擎每次执行一个仿真；使用所述并发仿真引擎执行仿真，所述并发仿真引擎执行多个并发仿真；以及基于由所述HDL的执行模型定义的事件类来同步所述串行仿真引擎和所述并发仿真引擎的仿真。