[发明专利]多层衬底结构及其制造方法无效

专利信息
申请号: 201180040593.9 申请日: 2011-06-21
公开(公告)号: CN103262207A 公开(公告)日: 2013-08-21
发明(设计)人: 里卡·普鲁宁;基莫·亨蒂宁;汉努·卡泰卢斯;托米·苏尼 申请(专利权)人: VTT技术研究中心
主分类号: H01L21/02 分类号: H01L21/02;B81C1/00;C23C16/455
代理公司: 北京康信知识产权代理有限责任公司 11240 代理人: 张英;刘书芝
地址: 芬兰乌奥*** 国省代码: 芬兰;FI
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造多层衬底结构的方法,例如CSOI晶片结构(空腔-SOI,绝缘体上的硅)包括获得第一和第二晶片,如两个硅晶片,其中至少一个晶片可以可选地设置有材料层如氧化物层(302,404),在第一晶片的结合侧形成空腔(306,406),沉积,优选通过ALD(原子层沉积),材料层,如薄氧化铝层,设置在任一个晶片上,以便至少位于面对另一个晶片的位置并覆盖第一晶片的空腔的至少一部分,如其底部、壁和/或边缘,并能够停止蚀刻至底层材料(308,408),例如干蚀刻,并将设置有至少上述ALD层为中间层的晶片结合在一起以形成多层半导体衬底结构(310,312)。介绍了相关的多层衬底结构。
搜索关键词: 多层 衬底 结构 及其 制造 方法
【主权项】:
一种多层衬底结构(211,212),例如CSOI晶片结构(空腔SOI,空腔绝缘体上的硅),包括‑第一(202b,320)和第二(206b,328)晶片,如两个硅晶片,结合的,可选地通过直接结合,可选地连同若干中间层(204b,322),所述第一晶片在结合的一侧包括空腔(203b,324),和‑ALD沉积(原子层沉积)材料层(210,326)设置在任一晶片上,使得至少在面对另一个晶片的位置并覆盖所述第一晶片的空腔的至少一部分,如其底部、壁、顶部和/或边缘,并且能够基本上在达到底层材料之前停止蚀刻,如等离子体蚀刻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于VTT技术研究中心,未经VTT技术研究中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201180040593.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top