[发明专利]半导体集成器件及其操作方法

摘要

本公开涉及半导体集成器件及其操作方法。本发明旨在降低来自按照很难事先预测的操作时序而操作的噪声源元件等的噪声。在此所公开的半导体集成电路包括：包含采样和保持电路及A/D转换电路的A/D转换器、中央处理单元、时钟生成单元以及采样和保持信号发生电路。在校准操作中，响应于来自时钟生成单元的时钟信号，采样和保持信号发生电路将多个时钟信号按顺序供应给采样和保持电路。通过分析由A/D转换电路按顺序输出的多个数字信号，允许在低噪声条件下进行A/D转换的保持期的时序选自时钟信号。在正常操作中，通过校准操作选择的时钟信号被作为采样和保持控制信号供应给采样和保持电路。

主权项

一种半导体集成电路，在半导体芯片中包括：包含采样和保持电路及模数转换电路的模数转换器，以及中央处理单元，其中模拟输入信号能够由所述采样和保持电路在保持期内供应给所述模数转换电路的输入端，其中由模数转换产生的数字输出信号能够由所述模数转换电路的输出端来生成，其中所述中央处理单元能够执行所述数字输出信号的数据处理，所述半导体集成电路还包括：在所述半导体芯片中的时钟发生单元以及采样和保持信号发生电路，其中所述时钟发生单元生成供应给所述中央处理单元的操作时钟信号以及供应给所述采样和保持信号发生电路的时钟输出信号，其中，在所述半导体集成电路的校准操作中，响应于所述时钟输出信号，所述采样和保持信号发生电路生成其时序彼此间不同的多个时钟信号并且将所述时钟信号按顺序地供应给所述采样和保持电路的采样和保持控制输入端，其中在所述校准操作中，所述模数转换电路将由所述采样和保持电路以每个所述时钟信号的每个时序保持的多个模拟信号按顺序地转换成多个数字信号，其中在所述校准操作中，通过执行所述数字信号的分析，用于允许所述模数转换器在低噪声条件下的模数转换的所述采样和保持电路的保持期的时序选自所述时钟信号，并且其中，在所述半导体集成电路的正常操作中，通过所述校准操作从所述时钟信号中选出的具有所述保持期的所述时序的时钟信号被作为采样和保持控制信号供应给所述采样和保持电路，以及由所述采样和保持电路以所述采样和保持控制信号的时序保持的模拟信号由所述模数转换电路进行模数转换并且被作为所述数字输出信号来输出。