[发明专利]一种集成电路可靠性测试电路与测试方法

摘要

本发明属于集成电路测试技术领域，具体涉及一种集成电路可靠性测试电路和方法。测试电路的核心电路，是在RO的每两级反相器之间，在高电位Vdd和低电位Vss之间接入辅助的pMOSFETs和nMOSFETs，在输入输出连线上插入开关晶体管。通过控制辅助晶体管和开关晶体管的栅极电压，可在核心电路上实现RO的正常振荡，在RO的CMOSFETs上施加动态应力，并在RO的pMOSFETs或nMOSFETs上分别施加NBTI、PBTI以及HCI应力。本测试电路的功能包括：RO中的pMOSFETs在NBTI应力下的退化测量，nMOSFETs在PBTI应力下的退化测量，pMOSFETs在HCI应力下的退化测量，nMOSFET在HCI应力下的退化测量，并可与CMOSFETs在动态应力下的退化测量比较。

主权项

一种集成电路可靠性测试电路，其特征在于其核心电路包含一个环形振荡器RO（1），在RO的每两级反相器之间，接入一组辅助的pMOSFET（11）和nMOSFET（12），其中辅助pMOSFETs和nMOSFETs的源分别接RO的高电位Vdd（21）和低电位Vss=0V（22），每组pMOSFET和nMOSFET的漏连在一起，接到两级反相器之间的输入/输出连线上，所有辅助pMOSFETs的栅极连在一起，接到控制端Vp（31），所有辅助nMOSFETs的栅极连在一起，接到控制端Vn（32）；另外，在RO的每两级反相器之间，在辅助的pMOSFET和nMOSFET之前，在输入/输出连线上插入一个开关晶体管（13），所有开关晶体管S的栅极连在一起，接到控制端VS（33）；开关晶体管均为I/O器件，具有较厚的栅介质，工作电压比核心电路的工作电压高，以避免高电平传输时的阈值损失。