[发明专利]一种串行接口快闪存储器及时钟倍频电路有效
| 申请号： | 201210039618.X | 申请日： | 2012-02-20 |
| 公开（公告）号： | CN103258560A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 胡洪 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;H03K5/13;H03K5/15 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 栗若木;曲鹏 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种串行接口快闪存储器，包括：选择电路，用于在所述时钟信号和倍频的时钟中选择一路作为本串行接口快闪存储器的时钟信号；时钟倍频电路，包括：延时模块，用于接收时钟信号，延时后输出第一延时信号；异或模块，用于对所述时钟信号和所述第一延时信号进行异或，得到倍频的时钟信号；控制模块，用于判断所述第一延时信号相对于时钟信号的延时时长是否小于所述时钟信号脉冲宽度的一半，如果是则增大所述延时模块的延时时长，如果不是则减少所述延时模块的延时时长。本发明能够使快闪存储器兼容SDR和DDR两种数据传输模式。 | ||
| 搜索关键词： | 一种 串行 接口 闪存 时钟 倍频 电路 | ||
【主权项】：
一种串行接口快闪存储器，其特征在于，包括：选择电路，用于在所述时钟信号和倍频的时钟中选择一路作为本串行接口快闪存储器的时钟信号；时钟倍频电路，包括：延时模块，用于接收时钟信号，延时后输出第一延时信号；异或模块，用于对所述时钟信号和所述第一延时信号进行异或，得到倍频的时钟信号；控制模块，用于判断所述第一延时信号相对于时钟信号的延时时长是否小于所述时钟信号脉冲宽度的一半，如果是则增大所述延时模块的延时时长，如果不是则减少所述延时模块的延时时长。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210039618.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种立体停车系统的存取系统
- 下一篇：一种外形精美的塑胶地砖
