[发明专利]一种双多晶电容和MOS管的集成结构及其制造方法有效

专利信息
申请号: 201210071658.2 申请日: 2012-03-16
公开(公告)号: CN103311241A 公开(公告)日: 2013-09-18
发明(设计)人: 潘光燃 申请(专利权)人: 北大方正集团有限公司;深圳方正微电子有限公司
主分类号: H01L27/06 分类号: H01L27/06;H01L21/822
代理公司: 北京中博世达专利商标代理有限公司 11274 代理人: 申健
地址: 100871 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种双多晶电容和MOS管的集成结构及其制造方法,涉及半导体集成器件或电路制造领域,用以避免高温致密电容介质层时对MOS管产生的不利影响。所述集成结构包括:衬底,位于所述衬底表面的阱,位于所述阱表面的场氧化层和栅氧化层,位于选定的场氧化层表面依次形成的双多晶电容下极板、第一介质层、第二介质层和双多晶电容的上极板;并且,在所述栅氧化层表面至少形成MOS管的多晶硅栅以及位于多晶硅栅两侧的侧墙,所述集成结构还包含MOS管的源漏区,其中,在开始制作所述侧墙及MOS管的源漏区之前,完成所述双多晶电容的第一介质层、第二介质层的制作。本发明适用于半导体集成器件或电路的制造。
搜索关键词: 一种 多晶 电容 mos 集成 结构 及其 制造 方法
【主权项】:
一种双多晶电容和MOS管的集成结构的制造方法,其特征在于,包括:在衬底表面形成阱;在所述阱表面形成场氧化层,在所述场氧化层未覆盖的区域表面形成栅氧化层;在所述栅氧化层的表面至少形成MOS管的多晶硅栅,并在选定的场氧化层的表面形成双多晶电容的下极板,以及位于所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层;采用光刻、离子注入工艺形成轻掺杂源漏区,淀积与所述第一介质层相同的材料形成薄膜,并通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅两侧的侧墙,再次采用光刻、离子注入工艺形成重掺杂源漏区,之后进行退火处理;在所述第二介质层的表面形成双多晶电容的上极板。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210071658.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top