[发明专利]非易失性半导体存储装置、系统及其中的不良列的管理方法有效
| 申请号： | 201210091337.9 | 申请日： | 2008-02-29 |
| 公开（公告）号： | CN102623056A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 常盘直哉 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 陈海红;刘瑞东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了非易失性半导体存储装置、非易失性半导体存储系统、及非易失性半导体存储系统中的不良列的管理方法，该非易失性半导体存储装置，具备：存储器单元阵列，其排列有能够电气改写的非易失性存储器单元；第1数据保持电路，其至少能够暂时保持所述存储器单元的同时读出或写入的统一处理单位的读出数据或写入数据；将所述第1数据保持电路的所述数据取出至装置外部的电路；以及第2数据保持电路，其在电源导通时自动设定数据，且能够利用从装置外部输入的指令，变更在所述电源导通时设定的数据；其中，所述统一处理单位是容量等于装置内部利用的单位数、与可向装置外部连续输出或者从装置外部连续输入的最大单位数之和的单位。 | ||
| 搜索关键词： | 非易失性 半导体 存储 装置 系统 及其 中的 不良 管理 方法 | ||
【主权项】：
一种非易失性半导体存储装置，具备：存储器单元阵列，其排列有多个能够电气改写的非易失性存储器单元；第1数据保持电路，其暂时保持对所述存储器单元同时读出或写入的统一处理单位的读出数据或写入数据；将所述第1数据保持电路中保持的所述数据取出至装置外部的电路；以及第2数据保持电路，其中数据能够基于从装置外部输入的指令变更；其中，所述统一处理单位是容量等于装置内部利用的单位数与可向装置外部连续输出或者从装置外部连续输入的最大单位数之和的单位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210091337.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于狭小空间的带引脚的工字型电感
- 下一篇：一种电路板阻焊加工方法
