[发明专利]具有超结结构的半导体器件的制造方法无效

专利信息
申请号: 201210104684.0 申请日: 2012-04-11
公开(公告)号: CN102623350A 公开(公告)日: 2012-08-01
发明(设计)人: 朱袁正;李宗清;叶鹏 申请(专利权)人: 无锡新洁能功率半导体有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/265
代理公司: 无锡华源专利事务所 32228 代理人: 孙力坚
地址: 214131 江苏省无锡*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种具有超结结构的半导体器件的制造方法,第二导电类型柱通过倾角离子注入的工艺来实现,通过调整注入剂量、注入能量和注入角度可以更轻易的控制第二导电类型柱的浓度、宽度与深度,能够大大降低第二导电类型柱的宽度,从而在缩小整体P-N柱对宽度的同时,增加第一导电类型柱宽度占P-N柱对宽度的比例,达到降低导通电阻的目的;深沟槽内填充有第一导电类型外延层,所述第一导电类型外延层与所述第二导电类型柱之间的第一导电类型台面区共同构成第一导电类型柱,在器件导通时共同提供了电流流通的路径,大大增大了电流流通路径,从而有效的降低了导通电阻。
搜索关键词: 具有 结构 半导体器件 制造 方法
【主权项】:
一种具有超结结构的半导体器件的制造方法,其特征在于包括如下步骤:(a)提供具有第一导电类型的半导体基板,所述半导体基板具有对应的第一主面与第二主面,半导体基板的第一主面与第二主面间包括第一导电类型漂移区与第一导电类型衬底层,所述第一导电类型漂移区的杂质浓度小于第一导电类型衬底层的杂质浓度;(b)在所述半导体基板的第一主面上淀积硬掩膜层;选择性的掩蔽和刻蚀硬掩膜层,形成多个沟槽刻蚀的硬掩膜开口;(c)通过所述硬掩膜开口,利用各向异性刻蚀方法在第一导电类型漂移区内刻蚀出多个深沟槽,所述深沟槽由第一主面垂直向下延伸,深度不超过第一导电类型漂移区的深度,所述每个深沟槽都具有第一侧壁和第二侧壁,所述第一侧壁与第二侧壁之间的间距为M,并且每个深沟槽都具有底部,所述深沟槽将第一导电类型漂移区分隔为多个第一导电类型台面区;(d)通过倾角离子注入的方式分别向所述深沟槽的第一侧壁和第二侧壁注入第二导电类型杂质,从而在相邻深沟槽之间的第一导电类型台面区中形成第二导电类型柱,所述第二导电类型柱的深度不超过深沟槽的深度,同一个第一导电类型台面区内包含两个第二导电类型柱,所述两个第二导电类型柱的间距为N,并且N=M;(e)去除第一主面上的硬掩膜层;(f)利用外延生长工艺,在所述深沟槽内及第一主面上方生长第一导电类型外延层,所述第一导电类型外延层的第一导电类型杂质浓度与第一导电类型台面区的第一导电类型杂质浓度相等,所述深沟槽内的第一导电类型外延层与相邻深沟槽之间的第一导电类型台面区共同构成第一导电类型柱;(g)平坦化和抛光第一主面,去除第一主面上的第一导电类型外延层,从而在半导体基板中形成具有由交替邻接排布的第一导电类型柱与第二导电类型柱所构成的超结结构;(h)在上述具有超结结构半导体基板的第一主面上,通过常规半导体工艺,得到半导体器件对应的元件区域和周边区域,所述半导体器件的元件区域为平面型MOS结构或沟槽型MOS结构;对于N型半导体器件的制造方法,所述第一导电类型为N型,所述第二导电类型为P型;对于P型半导体器件的制造方法,所述第一导电类型为P型,所述第二导电类型为N型。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡新洁能功率半导体有限公司,未经无锡新洁能功率半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210104684.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top