[发明专利]半导体存储器件有效
| 申请号： | 201210122217.0 | 申请日： | 2012-04-20 |
| 公开（公告）号： | CN102760482B | 公开（公告）日： | 2017-07-18 |
| 发明（设计）人： | 朴镇寿 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C7/18 | 分类号： | G11C7/18;G11C7/12 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 俞波,许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器件，包括存储器单元阵列，所述存储器单元阵列包括每个与位线耦接的存储块组；页缓冲器组，所述页缓冲器组与第一存储块组的第一位线耦接，并且被配置成根据在编程操作中将存储在存储器单元中的数据来控制第一存储块组的第一位线的电压，并且被配置成在读取操作中感测第一位线的电压；至少一个位线耦接电路，所述位线耦接电路被配置成通过响应于位线耦接信号来选择性耦接第一至第n存储块组的第一位线而将在所述存储块组之中选择的第n存储块组的第一位线与所述页缓冲组耦接；以及位线控制电路，所述位线控制电路被配置成响应于位线控制信号来控制存储块组的第二位线。 | ||
| 搜索关键词： | 半导体 存储 器件 | ||
【主权项】：
一种半导体存储器件，包括：存储器单元阵列，所述存储器单元阵列包括每个与位线耦接的两个或更多个存储块组；页缓冲器组，所述页缓冲器组与第一存储块组的第一位线耦接，并且被配置成根据在编程操作中将存储在存储器单元中的数据来控制所述第一存储块组的第一位线的电压，并且被配置成在读取操作中感测所述第一位线的电压；至少一个位线耦接电路，所述位线耦接电路被配置成通过响应于位线耦接信号来选择性耦接第一至第n存储块组的第一位线而将在所述存储块组之中选中的第n存储块组的第一位线与所述页缓冲器组耦接；以及位线控制电路，所述位线控制电路被配置成响应于位线控制信号来控制所述存储块组的第二位线,以及设置所述存储块组的第二位线处于预充电状态、放电状态以及浮置状态中的一个，其中，所述位线耦接电路被配置成：在所述第一存储块组至第n存储块组的第一位线彼此连接时，使所述存储块组的第二位线断开连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210122217.0/，转载请声明来源钻瓜专利网。
