[发明专利]通过形成加压的背面介电层控制器件性能有效
| 申请号： | 201210147712.7 | 申请日： | 2012-05-11 |
| 公开（公告）号： | CN102956623A | 公开（公告）日： | 2013-03-06 |
| 发明（设计）人： | 陈明发;林宜静 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L25/07 | 分类号： | H01L25/07;H01L23/538;H01L21/98;H01L21/768 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;房岭梅 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种通过形成加压的背面介电层控制器件性能。一种器件，包括：p型金属氧化物半导体(PMOS)器件和n型金属氧化物半导体(NMOS)器件，位于半导体衬底的前面。第一介电层被设置在半导体衬底的背面上。第一介电层将第一应力类型的第一应力施加给半导体衬底，其中，第一介电层上覆半导体衬底并与PMOS器件和NMOS器件中的第一个重叠，并且没有与PMOS器件和NMOS器件中的第二个重叠。第二介电层被设置在半导体衬底的背面上。所述第二介电层将第二应力施加给半导体衬底，其中，第二应力是与第一应力类型相反的第二应力类型。第二介电层与PMOS器件和NMOS器件中的第二个重叠。 | ||
| 搜索关键词： | 通过 形成 加压 背面 介电层 控制 器件 性能 | ||
【主权项】：
一种集成电路结构，包括：半导体衬底；P型金属氧化物半导体(PMOS)器件和n型金属氧化物半导体(NMOS)器件，位于所述半导体衬底前表面；第一介电层，位于所述半导体衬底的背面上，其中，所述第一介电层将第一应力类型的第一应力施加给所述半导体衬底，其中，所述第一介电层上覆所述半导体衬底并且与所述PMOS器件和所述NMOS器件中的第一个重叠，并且没有与所述PMOS器件和所述NMOS器件中的第二个重叠；以及第二介电层，位于所述半导体衬底的背面，其中，所述第二介电层将第二应力施加给所述半导体衬底，其中，所述第二应力为与第一应力类型相反的第二应力类型，以及其中，第二介电层与所述PMOS器件和所述NMOS器件中的第二个重叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210147712.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
