[发明专利]一种Booth乘法器

摘要

本发明公开了一种Booth乘法器，包括Booth编码电路，Booth编码，用于对二进制乘数B进行编码，得到信号X1,X2,Neg；Booth解码电路，用于将信号X1,X2,Neg结合二进制被乘数A生成部分积项；压缩器，用于将对解码电路产生的多个部分积项进行累加操作，得到两个累加值；进位保留加法器，用于对多个部分积项经过压缩器后得到的两个累加值进行进位保留的相加操作，得到最终乘积结果。本发明采用混合型Wallace-Tree结构，并插入流水线，进一步提高运算速度。与现有技术相比，本发明从速度和面积上进行了综合考虑，能达到很好的效果，同时能耗低，计算结果准确。

主权项

一种Booth乘法器，其特征在于，包括Booth编码电路，用于对二进制乘数B进行编码；所述编码过程如下：设乘数B为n比特，当B为奇数时，B=BnBn‑1Bn‑2…B2B1B0，令Bn=0，当B为偶数时，B=Bn‑1Bn‑2…B2B1B0，Bi∈{0,1},i＝0,1,..,n‑1；以B2i′+1B2i′B2i′‑1为一组，对乘数B进行Booth编码，得到信号X1,X2,Ne’g；其中i′＝0,1,…,[n/2]，令B‑1＝0， X 1 = B 2 i ′ + 1 ⊕ B 2 i ′ , X 2 = B 2 i ′ ⊕ B 2 i ′ - 1 , Neg=B2i′+1；Booth解码电路，用于将信号X1,X2,Neg结合二进制被乘数A生成部分积项；所述生成部分积过程如下：设被乘数A为m比特，A=Am‑1Am‑2…A2A1A0，设PPkj为第k个部分积项中的第j位，j=0,1,…m，则 PP kj = X 2 ( A j ⊕ Neg ) + X ‾ 2 [ X 1 ( A j - 1 ⊕ Neg ) + X ‾ 1 Neg ] ; 压缩器，用于将对解码电路产生的多个部分积项进行累加操作，得到两个累加值；进位保留加法器，用于对多个部分积项经过压缩器后得到的两个累加值进行进位保留的相加操作，得到最终乘积结果。