[发明专利]时钟检测电路、时钟电路及时钟异常检测方法

摘要

本发明提供一种时钟检测电路、时钟电路及时钟异常检测方法。其中，时钟检测电路包括：第一时钟驱动器、第二时钟驱动器、逻辑控制单元、逻辑切换电路和存储器；逻辑控制单元用于从存储器中获取配置信息，根据配置信息分别对第一时钟驱动器输出的和第二时钟驱动器输出的时钟信号进行异常检测，并在检测到第一时钟驱动器输出的时钟信号发生异常，且第二时钟驱动器输出的时钟信号正常时，控制逻辑切换电路切换第一时钟驱动器和第二时钟驱动器，以使第二时钟驱动器通过逻辑切换电路向交换芯片提供时钟信号。本发明技术方案在实现时钟信号冗余的同时，克服了用高频时钟检测低频时钟受限的缺陷。

主权项

一种时钟检测电路，其特征在于，包括：第一时钟驱动器、第二时钟驱动器、逻辑控制单元、逻辑切换电路和存储器；所述第一时钟驱动器与第一时钟源和所述逻辑切换电路连接，用于通过所述逻辑切换电路向交换芯片提供时钟信号；所述第二时钟驱动器与第二时钟源和所述逻辑切换电路连接，所述逻辑切换电路与所述交换芯片连接；所述存储器，用于存储进行时钟信号检测使用的配置信息；所述逻辑控制单元与所述存储器、所述第一时钟驱动器、所述第二时钟驱动器和所述逻辑切换电路连接，用于从所述存储器中获取所述配置信息，根据所述配置信息分别对所述第一时钟驱动器输出的时钟信号和所述第二时钟驱动器输出的时钟信号进行异常检测；并在检测到所述第一时钟驱动器输出的时钟信号发生异常，且所述第二时钟源输出的时钟信号正常时，控制所述逻辑切换电路切换所述第一时钟驱动器和所述第二时钟驱动器，以使所述第二时钟驱动器通过所述逻辑切换电路向所述交换芯片提供时钟信号。