[发明专利]一种集成阻变存储器的MOS晶体管结构的制造方法

摘要

本发明属于20纳米以下的半导体存储器技术领域，具体涉及一种集成阻变存储器的MOS晶体管结构的制造方法。本发明通过自对准工艺形成MOS晶体管的源区和漏区，并且通过一次原子层淀积工艺淀积高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起。本发明还可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，工艺步骤简单，便于工艺集成以及器件向小型化方向的发展。

主权项

一种集成阻变存储器的MOS晶体管结构的制造方法，其特征在于具体步骤包括：在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜； 在所述第一层绝缘薄膜之上淀积形成第一层导电薄膜；在所述第一层导电薄膜之上淀积一层光刻胶，并掩膜、曝光、显影定义出栅区的位置；刻蚀掉没有被光刻胶保护的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成场效应晶体管的栅极；剥除光刻胶；在所述半导体衬底内所述栅极的两侧分别形成具有第二种掺杂类型的源区和漏区；刻蚀所述源区上方的所述第一层绝缘薄膜而保留在所述漏区上方的所述第一层绝缘薄膜，所述保留在漏区上方的所述第一层绝缘薄膜形成阻变存储器的阻变存储层。