[发明专利]顶层金属层沟槽的刻蚀方法在审
| 申请号： | 201210209279.5 | 申请日： | 2012-06-25 |
| 公开（公告）号： | CN103515222A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 张城龙;胡敏达;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种顶层金属层沟槽的刻蚀方法，包括：提供刻蚀顶层金属层沟槽之前结构，包括基底、在基底上依次沉积的刻蚀停止层和层间介质层；在层间介质层上沉积金属硬掩膜层；在金属硬掩膜层上沉积抗反射层并涂覆光刻胶；对光刻胶进行图形化并以图形化后的光刻胶为阻挡，对所述抗反射层和金属硬掩膜层进行刻蚀；以金属硬掩膜层为阻挡，对层间介质层进行刻蚀，以形成顶层金属层沟槽。本发明利用金属硬掩膜层作为阻挡对层间介质层进行刻蚀，减小了所使用的光刻胶的厚度，减少了刻蚀过程中所产生的聚合物，减轻了对操作机台的污染；本发明还避免了顶层金属层沟槽的侧壁粗糙现象的发生，减少了后期沉积顶层金属层时可能出现的缺陷。 | ||
| 搜索关键词： | 顶层 金属 沟槽 刻蚀 方法 | ||
【主权项】：
一种顶层金属层沟槽的刻蚀方法，其特征在于，包括：提供刻蚀顶层金属层沟槽之前结构，所述刻蚀顶层金属层沟槽之前结构包括基底、沉积于所述基底上的刻蚀停止层和沉积于所述刻蚀停止层上的层间介质层；在所述层间介质层上沉积金属硬掩膜层；在所述金属硬掩膜层上沉积抗反射层并涂覆光刻胶；对所述光刻胶进行图形化并以图形化后的光刻胶为阻挡，对所述抗反射层和金属硬掩膜层进行刻蚀；以金属硬掩膜层为阻挡，对层间介质层进行刻蚀，以形成顶层金属层沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210209279.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种多重修整结构的集成电路
- 下一篇：可恢复性能的氮化镓元件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
