[发明专利]一种系统时钟的动态调整方法和电路

摘要

本发明公开了一种系统时钟的动态调整方法和电路，依据本发明，通过对锁相环配置寄存器配置操作的读取来关断锁相环时钟输出的方式，动态设置锁相环的配置值，由硬件自动完成锁相环的关断，相应地，通过计时控制，匹配锁相环模式变换的时间，开启锁相环时钟输出，从而，保证了锁相环时钟的完整性。这种时钟切换，由片上的硬件替换CPU来实现，既减轻了软件的负担和时序控制，提高了系统时钟的可靠性，也减轻了CPU的负担。

主权项

一种系统时钟的动态调整电路，应用于SoC，其特征在于，包括：配置电路，控制锁相环的配置寄存器，以在该配置寄存器发生写操作时，产生一个标志信号；跨时钟域同步器，连接所述读电路，以把所述标志信号同步锁相环时钟域；门控电路，该门控电路的门极连接所述跨时钟域同步器，而主控输入端子连接锁相环时钟输出信号端； 控制计数器，连接在跨时钟域同步器或其前级电路，以在所述写操作对应的锁相环模式变换结束时，控制前级对应的标志信号的翻转。