[发明专利]基于高速串行总线的通用DMA结构及预读方法有效
| 申请号： | 201210283479.5 | 申请日： | 2012-08-10 |
| 公开（公告）号： | CN102841870A | 公开（公告）日： | 2012-12-26 |
| 发明（设计）人： | 张庆敏;张衡;胡刚;宋君 | 申请（专利权）人： | 无锡众志和达存储技术股份有限公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28 |
| 代理公司： | 北京中恒高博知识产权代理有限公司 11249 | 代理人： | 宋敏 |
| 地址： | 214122 无锡市新区震*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于高速串行总线的通用DMA结构，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；所述DCR寄存器：负责DMA状态检测，寄存器管理；所述DMA控制模块：负责DMA控制逻辑。同时提供一种数据的预读方法。达到了数据传输中传输速度快并且响应快的目的。 | ||
| 搜索关键词： | 基于 高速 串行 总线 通用 dma 结构 方法 | ||
【主权项】：
一种基于高速串行总线的通用DMA结构，其特征在于，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；所述DCR寄存器：负责DMA状态检测，寄存器管理；所述DMA控制模块：负责DMA控制逻辑。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡众志和达存储技术股份有限公司，未经无锡众志和达存储技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210283479.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种动态适配载频的方法及装置
- 下一篇：一种大功率白光LED荧光粉涂覆方法
