[发明专利]逻辑时序单元及基于该时序单元的自动化设计平台无效
| 申请号： | 201210314578.5 | 申请日： | 2012-08-30 |
| 公开（公告）号： | CN102880744A | 公开（公告）日： | 2013-01-16 |
| 发明（设计）人： | 周鹏举;魏建让;张大龙;朱国斌;王磊;刘刚;黄友火;张博 | 申请（专利权）人： | 西安欣创电子技术有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 西安新思维专利商标事务所有限公司 61114 | 代理人： | 韩翎 |
| 地址： | 710075 陕西省西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了逻辑时序单元及基于该时序单元的自动化设计平台,本发明逻辑时序单元包括数据输入端口、主锁存器输出端口、从锁存器输出端口和时钟输入端口及其内部结构，通过一定的程序流程，在逻辑系统不满足时序时，将系统中的逻辑链进行优化，使逻辑时序得到充分利用，大幅提高逻辑电路最高工作时钟频率。 | ||
| 搜索关键词： | 逻辑 时序 单元 基于 自动化 设计 平台 | ||
【主权项】：
一种逻辑时序单元，其特征在于：逻辑时序单元（11）包括数据输入端口（1）、主锁存器输出端口（2）、从锁存器输出端口（3）和时钟输入端口（4）；所述的主锁存器由相串联的带有差分使能端口的倒相器一（12）、倒相器二（13）和带有差分使能端口的倒相器三（14）构成；所述的从锁存器由相串联的带有差分使能端口的倒相器四（15）、倒相器五（16）和带有差分使能端口的倒相器六（17）构成；所述的时钟产生电路由相串联的倒相器七（10）和倒相器八（7）构成；所述的倒相器二（13）的输出端连接有主锁存器输出缓冲器（9），倒相器五（16）的输出端连接有从锁存器输出缓冲器（8）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安欣创电子技术有限公司，未经西安欣创电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210314578.5/，转载请声明来源钻瓜专利网。
