[发明专利]一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构有效
| 申请号： | 201210321233.2 | 申请日： | 2012-09-03 |
| 公开（公告）号： | CN102902513A | 公开（公告）日： | 2013-01-30 |
| 发明（设计）人： | 赵极远;王逸林 | 申请（专利权）人： | 哈尔滨工程大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F9/48 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的是一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构。由软件部分、硬件部分以及Avalon总线组成；软件部分包括应用程序代码、操作系统内核以及硬件描述层，操作系统内核通过硬件描述层完成与底层Avalon总线的通信，应用程序代码调用操作系统内核完成用户所需功能；硬件部分通过FPGA上硬件单元实现，包括硬核任务模块、硬核消息模块以及系统加速模块，硬核任务模块、硬核消息模块以及系统加速模块都通过Avalon总线实现与软件部分的双向数据通信，硬核任务模块与硬核消息模块间双向数据通信。本发明既可以保证通用嵌入式实时操作系统的应用灵活性，又可以在单一处理器下实现真正的多任务并行处理。 | ||
| 搜索关键词： | 一种 提高 嵌入式 操作系统 并行 处理 实时 软硬件 混合式 结构 | ||
【主权项】：
一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构，其特征是：由软件部分、硬件部分以及Avalon总线组成；所述软件部分包括应用程序代码、操作系统内核以及硬件描述层三个部分，操作系统内核通过硬件描述层完成与底层Avalon总线的通信，应用程序代码调用操作系统内核完成用户所需功能；所述硬件部分通过FPGA上硬件单元实现，包括硬核任务模块、硬核消息模块以及系统加速模块，硬核任务模块、硬核消息模块以及系统加速模块都通过Avalon总线实现与软件部分的双向数据通信，硬核任务模块与硬核消息模块间双向数据通信。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学，未经哈尔滨工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210321233.2/，转载请声明来源钻瓜专利网。
- 上一篇：配电线路故障巡查装置
- 下一篇：一种湿度补偿漏电报警器
