[发明专利]一种半导体器件的制备方法在审
| 申请号： | 201210323854.4 | 申请日： | 2012-09-04 |
| 公开（公告）号： | CN103681497A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 张海洋;周俊卿 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/768 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上依次形成蚀刻停止层、介电层、硬掩膜叠层以及金属硬掩膜层；蚀刻所述金属硬掩膜层，形成开口；以所述金属硬掩膜层为掩膜，蚀刻所述硬掩膜叠层、介电层，形成侧壁倾斜的锥形沟槽，其中，通过提高所述蚀刻温度和/或蚀刻气体的流量以在形成上述锥形沟槽的同时完全去除所述金属硬掩膜层。在本发明中通过提高所述蚀刻温度、蚀刻气体的流量从而形成锥形沟槽，在形成上述锥形沟槽的同时完全去除所述金属硬掩膜层，从而最上层硬掩膜叠层获得更大的开口，利用所述锥形沟槽能获得更好的填充效果，提高了半导体器件的良率。 | ||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
【主权项】：
一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上依次形成蚀刻停止层、介电层、硬掩膜叠层以及金属硬掩膜层；蚀刻所述金属硬掩膜层，形成开口；以所述金属硬掩膜层为掩膜，蚀刻所述硬掩膜叠层、介电层，形成侧壁倾斜的锥形沟槽，其中，通过提高所述蚀刻温度和/或蚀刻气体的流量以在形成上述锥形沟槽的同时完全去除所述金属硬掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210323854.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件的制造方法
- 下一篇：阵列基板及其制作方法，显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
