[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201210337269.X | 申请日： | 2012-09-12 |
| 公开（公告）号： | CN103681500A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 韦庆松;于书坤 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：在锗硅层形成工艺之后，对NMOS区的锗硅遮蔽层和伪栅极硬掩膜进行刻蚀处理，使锗硅遮蔽层和伪栅极硬掩膜在NMOS区域和PMOS区域的厚度趋于一致的步骤。本发明解决了去除工艺前锗硅遮蔽层和伪栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡问题，可以在不需要很大的过刻工艺量的情况下实现锗硅遮蔽层和伪栅极硬掩膜的去除，避免了NMOS的伪栅极硬掩膜残留、侧壁层残留以及PMOS区的伪栅极硬掩膜缺陷，伪栅极缺陷和AA区缺陷等不良，避免了伪栅极缺陷导致的伪栅极肩部不正常的镍化硅生长，提高了器件的性能和良率。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，所述半导体衬底包括位于NMOS区的伪栅极、伪栅极硬掩膜以及位于PMOS区的伪栅极、伪栅极硬掩膜；步骤S102：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；步骤S103：在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的伪栅极的外侧形成临时侧墙；步骤S104：刻蚀所述半导体衬底以在所述PMOS区的伪栅极的两侧形成凹槽；步骤S105：对所述半导体衬底进行湿刻处理；步骤S106：在所述凹槽中形成锗硅层；步骤S107：对所述NMOS区的锗硅遮蔽层和伪栅极硬掩膜进行刻蚀处理，以在所述NMOS区的伪栅极的外侧形成临时侧墙；所述NMOS区的临时侧墙和伪栅极硬掩膜与所述PMOS区的临时侧墙和伪栅极硬掩膜的厚度分别一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210337269.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
