[发明专利]多通道高速DAC同步实现方法有效
| 申请号： | 201210337952.3 | 申请日： | 2012-09-12 |
| 公开（公告）号： | CN102882673A | 公开（公告）日： | 2013-01-16 |
| 发明（设计）人： | 梁志恒;陶青长;孙亚光;宋兵兵 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H04L7/04 | 分类号： | H04L7/04 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 张大威 |
| 地址： | 100084 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种多通道高速DAC同步实现方法，其包括如下步骤：首先，FPGA-MASTER产生数字信号源参考信号、同步时钟信号和复位信号，并同时将这些信号发送给FPGA-SLAVEP和DACM并粗调多路径延迟，所述P、M均为正整数；然后，在FPGA-SLAVEP中进行FPGA-MASTER同步时钟鉴相，并将相位差通过精细延迟模块调整为0；最后，在FPGA-SLAVEP中进行DACM参考时钟鉴相，并将相位差通过精细延迟模块调整为0。本发明能够实现输出信号的相位同步，可以同时级联多片FPGA和多片高速DAC，不受DAC时钟速度的限制，通过FPGA-SLAVE对FPGA-MASTER和DAC进行鉴相和调相，实现了FPGA-MASTE、FPGA-SLAVE和DAC数据的相位一致，使各路DAC的时序完全同步与可控，提高了工作效率，拓展了信号输出带宽。 | ||
| 搜索关键词： | 通道 高速 dac 同步 实现 方法 | ||
【主权项】：
一种多通道高速DAC同步实现方法，其特征在于，包括如下步骤：S1：FPGA‑MASTER产生数字信号源参考信号、同步时钟信号和复位信号，并同时将这些信号发送给FPGA‑SLAVEP和DACM并粗调多路径延迟，所述P、M均为正整数；S2：在FPGA‑SLAVEP中进行FPGA‑MASTER同步时钟鉴相，并将相位差通过精细延迟模块调整为0；S3：在FPGA‑SLAVEP中进行DACM参考时钟鉴相，并将相位差通过精细延迟模块调整为0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210337952.3/，转载请声明来源钻瓜专利网。
