[发明专利]一种改善双大马士革工艺中KINK缺陷的方法无效
申请号: | 201210343445.0 | 申请日: | 2012-09-17 |
公开(公告)号: | CN102881639A | 公开(公告)日: | 2013-01-16 |
发明(设计)人: | 黄君;张瑜;盖晨光 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体制造领域,尤其涉及一种改善双大马士革工艺中KINK缺陷的方法。本发明提出一种改善双大马士革工艺中KINK缺陷的方法,通过在金属硬质掩膜层与超低介电常数介电质层之间设置低介电常数介电质层,利用不同K值介电质层(低介电常数介电质层和超低介电常数介电质层)在等离子体蚀刻中表现出来不同的蚀刻率的K值渐进式结构来达到保护侧墙的目的,不仅在保持做大半导体器件底部CD,还减轻侧墙的kink或bowing等特定缺陷,进而有利于后续埋层及Cu填充工艺,减少填充和研磨缺陷,提高产品良率。 | ||
搜索关键词: | 一种 改善 大马士革 工艺 kink 缺陷 方法 | ||
【主权项】:
一种改善双大马士革工艺中KINK缺陷的方法,其特征在于,包括以下步骤:步骤S1:沉积超低介电常数介电质层覆盖一制备有底部金属的半导体结构的上表面后,再沉积一低电常数介电质层覆盖所述超低介电常数介电质层的上表面;步骤S2:从下至上顺便依次沉积金属硬质掩膜层和垫氧化物层覆盖所述低介电常数介电质层的上表面;步骤S3:打开所述金属硬质掩膜后,采用光刻、刻蚀工艺于所述超低介电常数介电质层中形成通孔结构;步骤S4:采用沟槽刻蚀工艺形成沟槽,并贯通所述通孔结构的底部至所述底部金属中,形成通孔后,去除所述低介电常数介电质层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210343445.0/,转载请声明来源钻瓜专利网。
- 上一篇:MIM电容器及其制造方法
- 下一篇:110kV复合式分接开关的三维模型系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造