[发明专利]一种CPU模块地址和数据总线的故障检测方法

摘要

本发明涉及一种CPU模块地址和数据总线的故障检测方法，属于电子产品制造技术领域。本发明通过首先在操作RAM之前将CPU的IO口线全部设置为低电平输出状态；再向RAM的连续地址范围依次置高一根数据线写入数据再读回验证，用于检测CPU的数据总线短路和断路情况；然后依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据，读回验证；最后换成高位不同且其余低位为0的数据做相同测试，用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。本发明能够快速和可靠的检测CPU模块在大规模生产过程因为制板和焊接所导致的地址和数据总线出现故障的问题。

主权项

一种CPU模块地址和数据总线的故障检测方法，其特征在于：该测试方法的步骤如下：1）.将CPU的IO口线全部设置为低电平输出状态；2）.向CPU片外扩展RAM的连续地址范围依次置高每一根数据线写入数据，CPU从片外扩展的RAM的上述连续地址中读取写入的数据，判断读取的数据和写入的数据是否相同，如果全部都相同，则进入步骤3），如果不全部相同则说明在CPU模块的访问控制线、数据总线、IO口线中存在短路断路故障； 3）. 依次置高CPU片外扩展的RAM的每一根地址线，向其写入低位不同且其余高位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据全部相同，则进入步骤4），如果不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障；4）.依次置高CPU片外扩展的RAM的每一根地址线，向其写入高位不同且其余低位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障。