[发明专利]内存控制器以及内存系统有效
| 申请号： | 201210374729.6 | 申请日： | 2012-09-29 |
| 公开（公告）号： | CN103092783A | 公开（公告）日： | 2013-05-08 |
| 发明（设计）人： | 骆彦彬;洪志谦;陈坵铤;陈尚斌 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 北京万慧达知识产权代理有限公司 11111 | 代理人： | 于淼;杨颖 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种内存控制器包括第一电压节点、第二电压节点、输入/输出接脚、驱动器电路、终端电阻器、以及输入缓冲器。第一电压节点耦接于一第一电压。第二电压节点耦接于一第二电压。该驱动器电路耦接输入/输出接脚，用以提供写入信号至输入/输出接脚。终端电阻器耦接于输入/输出接脚与第一电压节点之间。输入缓冲器耦接输入/输出接脚，用以读取来自输入/输出接脚之读取信号。没有终端电阻耦接于输入/输出接脚与第二电压节点之间。 | ||
| 搜索关键词： | 内存 控制器 以及 系统 | ||
【主权项】：
一种内存控制器，包括：一第一电压节点，耦接于一第一电压；一第二电压节点，耦接于一第二电压；一输入/输出接脚；一驱动器电路，耦接该输入/输出接脚，用以提供一写入信号至该输入/输出接脚；一终端电阻器，耦接于该输入/输出接脚与该第一电压节点之间；以及一输入缓冲器，耦接该输入/输出接脚，用以读取来自该输入/输出接脚之一读取信号；其中，没有终端电阻耦接于该输入/输出接脚与该第二电压节点之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210374729.6/，转载请声明来源钻瓜专利网。
