[发明专利]半导体器件制造方法有效
申请号: | 201210393342.5 | 申请日: | 2012-10-16 |
公开(公告)号: | CN103730368B | 公开(公告)日: | 2017-11-21 |
发明(设计)人: | 秦长亮;殷华湘 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/311 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件制造方法,可以方便地形成亚F尺寸的沟槽,本发明在形成侧墙掩模的工艺中,形成了阻挡层和牺牲层,通过采用CMP工艺,将侧墙上部左右两侧差异较大的部分磨掉,留下侧墙底部近似矩形的部分,并且,与现有侧墙掩模技术不同,本发明去除侧墙,以侧墙以外的部分为掩膜进行随后的刻蚀工艺,这样不仅可以尽可能的降低因侧墙形貌不对称而对后续刻蚀造成的不良后果,并且可以方便地形成亚F尺寸的沟槽,拓展了侧墙掩模技术的应用范围。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件制造方法,其特征在于,包括如下步骤:提供半导体衬底,在该半导体衬底上形成虚设栅极,所述虚设栅极包括从下至上依次形成的阻挡层和牺牲层;全面性沉积侧墙材料层;各向异性地回刻蚀所述侧墙材料层,仅保留位于所述虚设栅极侧面上的所述侧墙材料层,从而形成侧墙;全面性沉积中间介质层,所述中间介质层完全覆盖所述虚设栅极和所述侧墙;进行CMP工艺,以所述阻挡层的上表面为CMP工艺的终止点,去除所述阻挡层的上表面之上的所述中间介质层、所述牺牲层和所述侧墙,剩余的所述侧墙形成侧墙掩模;去除所述侧墙掩模,在所述半导体衬底上仅留存剩余的所述中间介质层和所述阻挡层,从而使所述侧墙掩模被去除之前所在的区域形成沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210393342.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造