[发明专利]双栅极捆扎的VDMOS器件

摘要

本申请涉及半导体器件，尤其涉及双栅极捆扎的VDMOS器件。该半导体器件包括双栅极结构。在一个或多个实施方式中，半导体器件包括具有第一表面和第二表面的衬底。所述衬底包括贴近第一表面形成的第一体区域和第二体区域。而且，每个体区域包括形成在其中的源极区域。所述衬底进一步包括贴近第二表面形成的漏极区域和配置成用作漏极区域与源极区域间的漂移区域的外延区域。在所述衬底的第一表面上方形成双栅极。所述双栅极包括第一栅极区域和第二栅极区域，所述第一栅极区域和所述第二栅极区域在其自身之间限定了间隙，以降低栅极-漏极电容。在第一栅极区域和第二栅极区域上方形成导电层，以降低双栅极的有效电阻。

主权项

一种半导体器件，包括：具有第一表面和第二表面的衬底；贴近所述第一表面形成在所述衬底中的第一导电类型的第一源极区域和第二导电类型的第一体区域，所述第一源极区域形成在所述第一体区域中；贴近所述第一表面形成在所述衬底中的所述第一导电类型的第二源极区域和第二导电类型的第二体区域，所述第二源极区域形成在所述第二体区域中；贴近所述第二表面形成在所述衬底中的第一导电类型的漏极区域；形成在所述衬底中的第一导电类型的外延区域，其被配置为用作所述漏极区域与所述第一源极区域和所述第二源极区域之间的漂移区域；形成在所述第一表面上方的双栅极，所述双栅极包括贴近所述第一体区域的第一栅极区域和贴近所述第二体区域的第二栅极区域，所述第一栅极区域和所述第二栅极区域在所述第一栅极区域与所述第二栅极区域之间限定了间隙；以及形成在所述第一栅极区域和所述第二栅极区域上方的导电层，所述导电层被配置为降低所述双栅极的有效电阻。