[发明专利]VLIW处理器、指令结构和指令执行方法

摘要

本发明涉及VLIW处理器、指令结构和指令执行方法。第一运算单元130根据第一控制信号ctr1将第一比较运算单元122的输出或者该输出与已经保存于寄存器50内的值的与值或者或值作为第一运算结果CR1输出。第二运算单元140根据第二控制信号ctr2将第二比较运算单元124的输出或者该输出与已经保存于寄存器50内的值的与值或者或值作为第二运算结果CR2输出。第三运算单元150根据第三控制信号ctr3将第一运算结果CR1或者第一运算结果CR1与第二运算结果CR2的与值或者或值作为执行结果输出到寄存器50。寄存器50重新保存并输出来自第三运算单元150的执行结果。

主权项

一种超长指令字VLIW处理器，包括:第一比较运算单元；第二比较运算单元；第一运算单元；第二运算单元；第三运算单元；以及寄存器，其中所述第一比较运算单元接收第一比较运算信号、第一输入信号和第二输入信号，对所述第一输入信号和所述第二输入信号执行由所述第一比较运算信号指示的比较运算并且输出该比较运算的结果，所述第二比较运算单元接收第二比较运算信号、第三输入信号和第四输入信号，对所述第三输入信号和所述第四输入信号执行由所述第二比较运算信号指示的比较运算并且输出该比较运算的结果，所述第一运算单元接收第一控制信号、所述第一比较运算单元的比较结果以及已经保存于所述寄存器内的值，并且根据所述第一控制信号将所述第一比较运算单元的比较结果、所述第一比较运算单元的比较结果和所述寄存器的值的与值以及所述第一比较运算单元的比较结果和所述寄存器的值的或值之一作为第一运算结果输出，所述第二运算单元接收第二控制信号、所述第二比较运算单元的比较结果以及已经保存于所述寄存器内的值，并且根据所述第二控制信号将所述第二比较运算单元的比较结果、所述第二比较运算单元的比较结果和所述寄存器的值的与值以及所述第二比较运算单元的比较结果和所述寄存器的值的或值之一作为第二运算结果输出，所述第三运算单元接收第三控制信号、所述第一运算结果和所述第二运算结果，并且根据所述第三控制信号将所述第一运算结果、所述第一运算结果和所述第二运算结果的与值以及所述第一运算结果和所述第二运算结果的或值之一作为执行结果输出到所述寄存器，以及所述寄存器重新保存并输出接收自所述第三运算单元的所述执行结果。