[发明专利]半导体芯片封装的导接线路的形成方法

摘要

本发明是一种半导体芯片封装的导接线路的形成方法，包含：在芯片的焊垫表面上涂布一第一层介电质层并以曝光显影方式分别在各焊垫上形成一对应凹槽；再涂布一第二层介电质层并以曝光显影方式对应各焊垫及其凹槽分别形成一线路凹槽；再于各线路凹槽内填入导电金属质如利用银膏印刷以分别形成一导接线路；再涂布一第三层介电质层并以曝光显影方式在各导接线路的一端形成一对应凹槽可供填入导电金属质以分别形成一焊点以显露于外层介电质层外面；如此，可提升半导体芯片封装结构的精密度，并促进芯片上可布线空间的有效利用，以提高晶圆的使用效率并大幅提升封装制程的合格率。

主权项

一种半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：一半导体芯片，其具有一焊垫表面且该焊垫表面上设有复数个焊垫；至少一介电质层其被覆于该芯片的焊垫表面上；以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层的外面，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板上；其特征在于，该导接线路的形成方法包含下列步骤：在芯片的焊垫表面上涂布一第一层介电质层；利用光阻剂并以曝光显影方式在该第一层介电质层上分别成形一对应于焊垫表面上各焊垫的凹槽，使各焊垫能够经由各凹槽向外裸露；在第一层介电质层及各焊垫上涂布一第二层介电质层；利用光阻剂以曝光显影方式在该第二层介电质层上分别成形与各焊垫及其凹槽连结的线路凹槽，其中各线路凹槽埋陷在该第二层介电质层中；在各线路凹槽内填入导电金属质，以分别形成一导接线路；在第二层介电质层及各导接线路上涂布一第三层介电质层；利用光阻剂以曝光显影方式于该第三层介电质层上分别成形与各导接线路的一端连接的凹槽；在各凹槽内填入导电金属质以分别形成一焊点，该焊点显露于第三层介电质层的外面，可供分别电性连结至芯片的各焊垫。