[发明专利]沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法有效
申请号: | 201210564065.X | 申请日: | 2012-12-21 |
公开(公告)号: | CN103021867B | 公开(公告)日: | 2016-11-16 |
发明(设计)人: | 贾璐 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽型金属‑氧化物‑半导体势垒肖特基器件的形成方法,该方法中肖特基势垒接触开口是利用第一刻蚀及第二刻蚀两个步骤形成,且在第一刻蚀步骤中阻挡层作为刻蚀终点检测结构,因此可以实现第一刻蚀刻蚀终点的精确控制;另外,不需要测量介电层的厚度并根据测量厚度的不同来利用不同的刻蚀时间进行第一刻蚀,使得肖特基势垒接触开口的形成方法更为简单。由于第一刻蚀可以准确地停止在阻挡层上,故在第一刻蚀步骤之后的第二刻蚀步骤中仅通过控制第二刻蚀工艺参数即可确定肖特基势垒接触开口进入半导体区的部分的深度,使得肖特基势垒接触开口进入半导体区的部分的深度能更精确地控制,进而提高了器件的性能的稳定性。 | ||
搜索关键词: | 沟槽 金属 氧化物 半导体 势垒肖特基 器件 形成 方法 | ||
【主权项】:
一种沟槽型金属‑氧化物‑半导体势垒肖特基器件的形成方法,其特征在于,包括:提供半导体衬底,其上方设置有半导体区,所述半导体衬底包括沟槽晶体管区域及肖特基势垒区域,其中,沟槽晶体管区域的半导体区内形成有沟槽晶体管,肖特基势垒区域的半导体区内形成有被栅极材料层填充的第一沟槽;在所述半导体区上形成阻挡层及位于所述阻挡层上方的介电层;在所述介电层上形成图形化光刻胶层,肖特基势垒区域的部分介电层未被所述图形化光刻胶层覆盖,以所述图形化光刻胶层为掩模对所述介电层进行第一刻蚀以形成暴露出所述阻挡层的开口;以所述图形化光刻胶层为掩模进行第二刻蚀,以形成暴露出所述栅极材料层及半导体区的肖特基势垒接触开口;去除所述图形化光刻胶层之后,在所述介电层及肖特基势垒接触开口上形成金属层,所述肖特基势垒接触开口下方的半导体区与所述金属层接触,以形成肖特基势垒。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210564065.X/,转载请声明来源钻瓜专利网。
- 上一篇:低内应力的铜电镀方法
- 下一篇:新的抗IL-13抗体及其应用
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造