[发明专利]叠栅式快闪存储器的制作方法有效
| 申请号： | 201210564088.0 | 申请日： | 2012-12-21 |
| 公开（公告）号： | CN103021868A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 张雄 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种叠栅式快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成具有开口的膜层，所述开口定义叠栅结构的空间；在所述开口中形成隧穿介质层、位于所述隧穿介质层上的浮栅、位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅；去除所述膜层，在所述隧穿介质层、浮栅、栅间介质层和控制栅周围形成第一侧墙；形成第一侧墙后，在所述隧穿介质层、浮栅、栅间介质层和控制栅两侧的衬底中形成源极、漏极。采用本发明的制作方法可提高工艺稳定性和器件性能，并具有更好的可微缩性。 | ||
| 搜索关键词： | 叠栅式快 闪存 制作方法 | ||
【主权项】：
一种叠栅式快闪存储器的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成具有开口的膜层，所述开口定义叠栅结构的空间；在所述开口中形成隧穿介质层、位于所述隧穿介质层上的浮栅、位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅；去除所述膜层，在所述隧穿介质层、浮栅、栅间介质层和控制栅周围形成第一侧墙；形成第一侧墙后，在所述隧穿介质层、浮栅、栅间介质层和控制栅两侧的衬底中形成源极、漏极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210564088.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
