[发明专利]一种印制电路板中隐埋电阻的加工方法

摘要

一种印制电路板中隐埋电阻的加工方法，1)电阻铜箔压合；2)减薄；3)抗电镀图形的制作；4)电路图形电镀；5)去膜；6)电路图形的蚀刻即第一次蚀刻；7)露出电阻层材料的蚀刻即第二次蚀刻；8)电阻图形的制作即第三次蚀刻；9)按照PCB传统的方法完成印制电路板后续流程的制作，最终得到一个含有高精度、高一致性的隐埋电阻的印制电路板。本发明采用改良的半加成工艺制作印制电路板中的隐埋电阻，能有效提高隐埋电阻阻值的精度及一致性，特别是对提高印制电路板中隐埋的小尺寸电阻的精度和一致性。本发明适用于印制电路板中隐埋电阻的加工，特别是对尺寸小、阻值精度、一致性要求高的印制线路板。

主权项

一种印制电路板中隐埋电阻的加工方法，包括如下步骤：1)电阻铜箔压合将电阻铜箔、介质材料和已经完成电路图形制作的基板压合在一起；2)减薄将电阻铜箔的铜厚减薄到3～8微米；3)抗电镀图形的制作在经过减薄的电阻铜箔表面按照常规的图形转移工艺经过贴膜、曝光、显影露出需要电镀的电路图形和没有被显影掉的被干膜保护的抗电镀图形；4)电路图形电镀在显影后形成的需要电镀的电路图形部分上进行电镀，增加电路图形的铜厚，以达到需要的铜厚要求，被干膜保护起来的区域则不被电镀；5)去膜将步骤4)中没有被显影掉的干膜去掉，露出基铜即电阻铜箔减薄后剩下的铜；6)电路图形的蚀刻即第一次蚀刻通过差分蚀刻，将裸露的基铜蚀刻掉，同时露出电阻层材料；7)露出电阻层材料的蚀刻即第二次蚀刻将裸露在外的电阻层材料蚀刻去除；8)电阻图形的制作即第三次蚀刻通过常规的曝光、显影、蚀刻方法，在已有的电路图形上将需要形成电阻位置上的铜蚀刻掉，露出电阻层材料，形成电路图形中的电阻；9)按照PCB传统的方法完成印制电路板后续流程的制作，最终得到一个含有高精度、高一致性的隐埋电阻的印制电路板。