[发明专利]相位偏移抵消电路及相关的时钟产生器有效
| 申请号： | 201210581805.0 | 申请日： | 2012-12-27 |
| 公开（公告）号： | CN103856212B | 公开（公告）日： | 2017-06-13 |
| 发明（设计）人： | 潘辰阳 | 申请（专利权）人： | 创意电子股份有限公司;台湾积体电路制造股份有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 北京市柳沈律师事务所11105 | 代理人： | 史新宏 |
| 地址： | 中国台湾新*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种相位偏移抵消电路及相关的时钟产生器，包括一第一修正用相位内插器与一第二修正用相位内插器，依据第一至第四输入时钟提供一第一修正时钟与第二修正时钟；其中，第一与第三输入时钟是互为反相。第一修正用相位内插器于第一与第二输入时钟间进行均等的相位内插以产生第一修正时钟，第二修正用相位内插器则于第二与第三输入时钟间进行均等的相位内插以产生第二修正时钟，使第一修正时钟与第二修正时钟间的相位差实质等于90度，不受第一至第四输入时钟间的相位偏移影响。 | ||
| 搜索关键词： | 相位 偏移 抵消 电路 相关 时钟 产生器 | ||
【主权项】：
一种相位偏移抵消电路，依据一第一输入时钟、一第二输入时钟与一第三输入时钟而提供一第一修正时钟与一第二修正时钟；该相位偏移抵消电路包含：一第一修正用相位内插器，耦接该第一输入时钟与该第二输入时钟，依据一数值固定为常数的预设权重在该第一输入时钟与该第二输入时钟间进行均等的相位内插以产生该第一修正时钟；以及一第二修正用相位内插器，耦接该第二输入时钟与该第三输入时钟，依据该数值固定为常数的预设权重在该第二输入时钟与该第三输入时钟间进行均等的相位内插以产生该第二修正时钟；其中，该第一输入时钟与该第三输入时钟是互为反相。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于创意电子股份有限公司;台湾积体电路制造股份有限公司，未经创意电子股份有限公司;台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210581805.0/，转载请声明来源钻瓜专利网。
