[发明专利]对具有最小纵向互连的混合图像传感器使用堆叠方案的像素阵列区域最优化有效
| 申请号： | 201280034172.X | 申请日： | 2012-05-14 |
| 公开（公告）号： | CN103650476B | 公开（公告）日： | 2018-05-01 |
| 发明（设计）人： | 洛朗·布朗卡尔 | 申请（专利权）人： | 德普伊辛迪斯制品公司 |
| 主分类号： | H04N5/335 | 分类号： | H04N5/335;H01L27/146 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 徐予红,姜甜 |
| 地址： | 美国麻*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种混合成像传感器的实施例，其中，该混合成像传感器在堆叠的基板之间使用相关电路与最小化的纵向互连的放置的堆叠方案和其他特征来优化基板上的像素阵列区域。公开了最大化的像素阵列尺寸/裸片尺寸（区域最优化）实施例，并且还公开了最优化的成像传感器，该成像传感器为共用于数字成像行业的具体应用提供改进的图像质量、改进的功能和改进的形状因素。 | ||
| 搜索关键词： | 具有 最小 纵向 互连 混合 图像传感器 使用 堆叠 方案 像素 阵列 区域 优化 | ||
【主权项】：
一种成像传感器，包括：多个基板；像素阵列；以及多个支持电路；其中，所述多个基板的第一基板包括所述像素阵列；其中，所述多个支持电路设置在相对于所述第一基板远距离设置的第二后续支持基板上；其中，所述多个支持电路与所述像素阵列电连接并且电通信；其中，所述第二后续支持基板被设置为相对于待成像物体而在所述像素阵列后面；其中，所述像素阵列包括多个像素列，每个像素列包括多个检测元件，其中，每像素列一条像素列总线；其中，所述第二后续支持基板包括多个电路列，其中，每电路列一条电路列总线；其中，每条像素列总线和每条电路列总线重叠，使得每条像素列总线和每条对应的电路列总线大致对齐；并且其中，至少一个互连提供每条像素列总线和每条对应的电路列总线之间的电连接，并且其中，所述互连位于沿重叠的像素列总线和电路列总线的路径的任何地方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德普伊辛迪斯制品公司，未经德普伊辛迪斯制品公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280034172.X/，转载请声明来源钻瓜专利网。
- 上一篇：橡胶组合物及充气轮胎
- 下一篇：限制电路和用于限制半导体晶体管上的电压的方法
