[发明专利]连接的待机睡眠状态

摘要

使用新颖的连接的待机睡眠状态，减少在处理器的睡眠状态期间的功耗和耗散。在连接的备用睡眠状态中，使用专用功率面来维护处理器上下文。为了节省功率，降低处理器上的不必要的组件的功率，包括所有的时钟组件，且先前定向到处理器的唤醒源被定向到平台控制中枢。平台控制中枢在连接的备用睡眠状态期间维持用于处理器的某些体系结构功能，并管理使得处理器返回到前面的睡眠状态的唤醒逻辑。

主权项

一种计算机平台系统，包括：进入睡眠状态的处理器，所述处理器耦合到平台控制中枢、外部电压调节器和环境控制器；所述处理器中的组件，所述组件由持续功率面供电，所述组件包括：高速缓存存储器，处理器上下文被存储在所述高速缓存存储器中，唤醒逻辑单元，适合用于处理处理器唤醒和上下文恢复，I/O接口，位于所述处理器和所述平台控制中枢、外部电压调节器和环境控制器之间，以及静电放电箝位；其中，所述处理器适合用于经过以下操作进入连接的待机睡眠状态：经由所述I/O接口从所述唤醒逻辑接收到计时器信号；选通在所述处理器中操作的时钟；借助于与所述持续功率面分离的专用功率面，为所述处理器上下文存储在其中的所述高速缓存存储器供电；降低由所述持续功率面供电的剩余组件的功率，且降低所述持续功率面的功率；将用于处理处理器唤醒和上下文恢复的唤醒源重定向到所述平台控制中枢；以及将所述处理器的体系结构功能转移给所述平台控制中枢，包括时戳计数器的操作。