[发明专利]非二进制线性块码的并行编码有效
| 申请号： | 201280071938.1 | 申请日： | 2012-11-26 |
| 公开（公告）号： | CN104247274B | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | 卡利安娜·克里薛南;谭海若 | 申请（专利权）人： | 吉林克斯公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15;H03M13/13 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 许静;黄灿 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种编码器模块(400)包含依次耦合的P/L个奇偶校验移位寄存器(403、403'、403″)，其中所述奇偶校验移位寄存器(403、403'、403″)的第一奇偶校验移位寄存器(403')的输入端耦合到所述编码器模块(400)的输入端(Din)，所述奇偶校验移位寄存器(403、403'、403″)的最后一个奇偶校验移位寄存器(403″)的输出端耦合到所述编码器模块(400)的输出端(Dout)，所述奇偶校验移位寄存器(403、403'、403″)中的每一个经配置以储存L个奇偶校验位。所述编码器模块(403)还包含反馈电路(405)，所述反馈电路包括P/L个奇偶校验生成模块(407)，其中所述奇偶校验生成模块(407)中的每一个通过开关(S1、S2、S3、S4)耦合到奇偶校验移位寄存器(403、403'、403″)中的对应一者的输出端并且还耦合到所述第一奇偶校验移位寄存器(403')的输入端，其中所述奇偶校验生成模块(407)中的每一个经配置以生成L个奇偶校验位，用于在其对应的开关(S1、S2、S3、S4)是闭合时传输到所述第一奇偶校验移位寄存器(403')的输入端。 | ||
| 搜索关键词： | 二进制 线性 并行 编码 | ||
【主权项】：
1.一种用于将K位消息的L位部分并行编码到具有P个奇偶校验位的N位编码消息中的编码器模块，其包括：输入端，其经配置以接收所述K位消息的所述L位部分；输出端，其经配置以输出所述N位编码消息；L位移位寄存器电路，其中所述L位移位寄存器电路的输入端耦合到所述编码器模块的所述输入端，并且所述L位移位寄存器电路的输出端耦合到所述编码器模块的所述输出端；依次耦合的P/L个奇偶校验移位寄存器，其中所述P/L个奇偶校验移位寄存器中的最后一个奇偶校验移位寄存器的输入端耦合到所述编码器模块的所述输入端，并且所述最后一个奇偶校验移位寄存器的输出端耦合到所述编码器模块的所述输出端，所述P/L个奇偶校验移位寄存器的每一个包括用以储存L个奇偶校验位的L个储存位置；以及反馈电路，所述反馈电路包括P/L个奇偶校验生成模块，其中所述P/L个奇偶校验生成模块中的每一个通过开关耦合到所述最后一个奇偶校验移位寄存器的所述输出端，并且也耦合到所述P/L个奇偶校验移位寄存器中的对应一者的输入端，其中所述P/L个奇偶校验生成模块中的每一个经配置以利用P x L奇偶校验矩阵生成L个奇偶校验位，所述L个奇偶校验位将在所述开关是闭合时储存在所述P/L个奇偶校验移位寄存器中的对应一者中，其中L，K，N及P为正整数，L大于1，且P为L的倍数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林克斯公司，未经吉林克斯公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280071938.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
