[发明专利]DDR2 SDRAM控制器

摘要

本发明涉及一种DDR2SDRAM控制器，通过DDR2SDRAM控制器遵循DDR2SDRAM接口协议，实现DDR2SDRAM控制器与外部DDR2SDRAM之间的数据传输，该DDR2SDRAM控制器包括：DDR2SDRAM接口，实现DDR2SDRAM接口协议定义的各种信号；系统数据总线接口，实现系统数据总线侧的接口功能，该系统数据总线接口可以被复制，以满足多个数据总线的连接；针对多个数据总线请求的命令仲裁器，使得同一时间内只能有一路数据总线可以访问外部DDR2SDRAM；命令队列及重排序模块接收命令仲裁器输出的读/写请求命令，并根据地址的相关性对读/写请求命令进行重排序，从而提高所述DDR2SDRAM接口的利用率。

主权项

一种DDR2 SDRAM控制器，其特征在于，包括系统配置总线接口、一个或多个系统数据总线接口、控制寄存器、命令仲裁器、命令队列及重排序模块、读标志先进先出模块和DDR2 SDRAM接口，其中， 所述系统配置总线接口使用异步设计，用于接收系统配置信息并存入控制寄存器内，并隔离系统配置总线时钟和DDR2 SDRAM控制器时钟； 所述控制寄存器，用于根据所述系统配置信息输出工作参数； 所述一个或多个系统数据总线接口使用异步设计，用于接收来自一个或多个系统数据总线的读/写请求命令并发送给所述命令仲裁器，隔离系统数据总线时钟和DDR2 SDRAM控制器时钟，及从所述命令仲裁器获取读数据并输出至一个或多个系统数据总线； 所述命令仲裁器，用于接收来自一个或多个系统数据总线接口输出的读/写请求命令，通过预设的仲裁算法，使得同一时刻只响应其中一路请求命令，把该命令中的请求地址映射成Bank/Row/Column地址后并输出至所述命令队列及重排序模块，而且根据所述读标志先进先出模块中的读标志把DDR2 SDRAM接口返回的读数据分发给对应的系统数据总线接口； 所述读标志先进先出模块，用于存储从所述命令队列及重排序模块输出的读标志，并按先进先出的次序将所述读标志输出给所述命令仲裁器； 所述命令队列及重排序模块，用来存储所述命令仲裁器输出的且经过所述请求地址映射的读/写请求命令，并且根据所述Bank/Row/Column地址的相关性来对读/写请求命令进行重排序，重排序后输出的读/写请求命令中，如果是读请求命令，则把相应系统数据总线接口的编号以及数据请求长度作为所述读标志存入所述读标志先进先出模块； DDR2 SDRAM接口，用于每次接收一个重排序后的读/写请求命令，并把所述重排序后的读/写请求命令解析成标准接口信号输出至外部的DDR2 SDRAM，同时接收DDR2 SDRAM返回的读数据并发送给所述命令仲裁器。