[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201310074966.5 申请日: 2013-03-11
公开(公告)号: CN103311246B 公开(公告)日: 2018-08-10
发明(设计)人: 佐山弘和 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L27/088 分类号: H01L27/088;H01L29/78;H01L29/06;H01L21/8234;H01L21/336
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 冯玉清
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种具有高击穿电压并且实现对寄生双极晶体管的作用的抑制的半导体器件以及制造该器件的方法。半导体器件中所包括的高击穿电压p沟道型晶体管具有在半导体衬底中且在所述半导体衬底中的p型区域的主表面侧(上侧)布置的第一n型半导体层、以及在第一p型掺杂剂区域正下方布置为接触所述第一n型半导体层的局部n型掩埋区域。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底,该半导体衬底具有主表面且还具有在其内部区域中的p型区域;以及在所述半导体衬底上/中的高击穿电压p沟道型晶体管,其中,所述高击穿电压p沟道型晶体管包括:布置在所述半导体衬底中且在所述p型区域的主表面侧的第一n型半导体层;形成在所述p型区域之上且在所述主表面中以引出漏极电极的第一p型掺杂剂区域;形成在所述p型区域之上且在所述主表面中以引出源极电极的第二p型掺杂剂区域;以及布置在所述第一p型掺杂剂区域正下方以接触所述第一n型半导体层的局部n型掩埋区域,其中所述第一p型掺杂剂区域包括p型掺杂剂区域和围绕所述p型掺杂剂区域的侧面和底部形成的p型漂移层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310074966.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top