[发明专利]一种高性能低漏功耗主从型D触发器

摘要

本发明公开了一种高性能低漏功耗主从型D触发器，特点是包括时钟信号反相器电路、主锁存器电路、从锁存器电路、NMOS管功控开关、PMOS管功控开关和保持反相器，时钟信号反相器电路与主锁存器电路相连，时钟信号反相器电路与从锁存器电路相连，主锁存器电路与从锁存器电路相连，从锁存器电路与保持反相器相连，保持反相器与PMOS管功控开关相连，时钟信号反相器电路、主锁存器电路和从锁存器电路均与NMOS管功控开关相连，保持反相器与PMOS管功控开关相连；优点是电路结构简单，晶体管数较少，正常工作状态和休眠模式时序切换简单，工作性能良好且动态功耗和漏功耗较低；在深亚微米CMOS工艺下，非常适合作为数字电路的标准单元应用于低功耗集成电路的设计中。

主权项

一种高性能低漏功耗主从型D触发器，其特征在于包括时钟信号反相器电路、主锁存器电路、从锁存器电路、NMOS管功控开关、PMOS管功控开关和保持反相器（data‑path inverters），所述的时钟信号反相器电路与所述的主锁存器电路相连，所述的时钟信号反相器电路与所述的从锁存器电路相连，所述的主锁存器电路与所述的从锁存器电路相连，所述的从锁存器电路与所述的保持反相器相连，所述的保持反相器与所述的PMOS管功控开关相连，所述的时钟信号反相器电路、所述的主锁存器电路和所述的从锁存器电路均与所述的NMOS管功控开关相连。