[发明专利]基于激活概率分析的抗硬件木马电路设计方法

摘要

本发明涉及集成电路技术的可测试性设计领域。公开了一种基于激活概率分析的抗硬件木马电路设计方法，主要包括两个部分第一部分是概率模糊单元的电路设计；第二部分是概率模糊单元的插入算法。针对硬件木马隐蔽性强和危害性大的特点，本发明通过对电路节点激活概率的分析，选取合适的节点插入概率模糊单元电路，使攻击者不能正确判断电路内部节点的信号跳变概率，而只能基于概率模糊后的电路插入硬件木马。相比现有技术，本发明可以增强设计电路对硬件木马的抵抗能力，使植入的硬件木马将不能达到攻击者设计的特定目的，并且很容易在测试阶段被检测出来。

主权项

一种基于激活概率分析的抗硬件木马设计方法，包括了概率模糊单元的电路设计和相应的插入算法，其特征是：所述的插入算法会对原始电路进行节点激活概率分析，并筛选出合适的节点，插入概率模糊单元电路；每个插入的概率模糊单元电路都包括一个寄存器，其取值将决定电路是工作在正常状态还是一种“模糊化”的非正常工作状态；所有概率模糊单元电路中的寄存器将连在一条链上，电路开启正常工作前通过移位扫描的方式向每一个概率模糊单元的寄存器存入正确的数值，当电路进入正常工作状态后，寄存器的值会得到保持；每一个寄存器的取值都是一个密码，其数值取决于概率模糊单元选择的电路结构；所有概率模糊单元的不同结构和连接顺序决定了一组唯一的由0和1组成的密码Key，密码的长度与插入的概率模糊单元的个数一致。