[发明专利]用于产生延迟列选择信号的存储装置和信号延迟电路

摘要

本发明提供一种用于产生延迟列选择信号的存储装置和信号延迟电路。本发明所提供的信号延迟电路包括输入反相器、第一反相器、电容器、第一晶体管、第二反相器和输出反相器。输入反相器接收输入信号和输出信号至第一反相器。电容器耦接至第一反相器的输出端。第一晶体管的第二端耦接至第一反相器的输出端，以及第一晶体管的第一端耦接至工作电压。第二反相器的输入端耦接至第一反相器的输出端，且第二反相器的输出端耦接至第一晶体管的控制端。输出反相器用来产生延迟输出信号。

主权项

一种信号延迟电路，其特征在于，包括：一输入反相器，用于接收一输入信号，并输出一反相输入信号；一第一反相器，其具有输入端和输出端，该第一反相器的输入端耦接至该输入反相器以用于接收该反相输入信号；一第一电容器，耦接至该第一反相器的输出端；一第一晶体管，其具有第一端、第二端和控制端，该第一晶体管的第二端耦接至该第一反相器的输出端，且该第一晶体管的第一端耦接至一第一参考电压；一第二反相器，该第二反相器的输入端耦接至该第一反相器的输出端，且该第二反相器的输出端耦接至该第一晶体管的控制端；一输出反相器，该输出反相器的输入端耦接至该第二反相器的输出端，且在该输出反相器的输出端产生一延迟输出信号，其中该第一电容器包括：一第二晶体管，其具有第一端、第二端和控制端，该第二晶体管的控制端耦接至该第一反相器的输出端，该第二晶体管的第一端和第二端耦接至该第一参考电压，其中该第一反相器包括：一第三晶体管，其具有第一端、第二端和控制端，该第三晶体管的第一端耦接至该第一参考电压，该第三晶体管的第二端耦接至该第一反相器的输出端；一第四晶体管，其具有第一端、第二端和控制端，该第四晶体管的第一端耦接至该第三晶体管的第二端，该第四晶体管的控制端耦接至该第三晶体管的控制端以用于接收该输入信号；以及一第五晶体管，其具有第一端、第二端和控制端，该第五晶体管的第一端耦接至该第四晶体管的第二端，该第五晶体管的控制端耦接至该第四晶体管的控制端，且该第五晶体管的第二端耦接至一第二参考电压，其中该第一晶体管、该第二晶体管以及该第三晶体管为P型晶体管，该第四晶体管以及该第五晶体管皆为N型晶体管；一第六晶体管，其具有第一端、第二端和控制端，该第六晶体管的第一端耦接至该第四晶体管的第二端，该第六晶体管的控制端耦接至该第一反相器的输出端；以及一第七晶体管，其具有第一端、第二端和控制端，该第七晶体管的第一端耦接至该第六晶体管的第二端，该第七晶体管的控制端耦接至该第二参考电压，且该第七晶体管的第二端耦接至该第一参考电压。