[发明专利]半导体存储器件有效
| 申请号： | 201310150161.4 | 申请日： | 2013-04-26 |
| 公开（公告）号： | CN103730151B | 公开（公告）日： | 2017-11-28 |
| 发明（设计）人： | 李完燮;朴镇寿 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C8/12 | 分类号： | G11C8/12;G11C8/10 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 俞波,许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体存储器件。所述半导体存储器件包括存储器单元阵列，所述存储器单元阵列被配置成包括子存储块和冗余存储块；数据线组，所述数据线组被配置成传送要编程到子存储器中的数据和从子存储块中读取的数据；冗余数据线组，所述冗余数据线组被配置成传送要编程到冗余存储块中的数据和从冗余存储块中读取的数据；以及开关电路，所述开关电路被配置成将数据线组与冗余数据线组选择性地耦接。 | ||
| 搜索关键词： | 半导体 存储 器件 | ||
【主权项】：
一种半导体存储器件，包括：第一子存储块和第二子存储块；第一冗余存储块和第二冗余存储块；第一数据线组和第二数据线组，所述第一数据线组和第二数据线组分别与所述第一子存储块和所述第二子存储块耦接；第一冗余数据线组和第二冗余数据线组，所述第一冗余数据线组和第二冗余数据线组分别与所述第一冗余存储块和所述第二冗余存储块耦接；第一开关电路，所述第一开关电路耦接在所述第一数据线组和所述第一冗余数据线组之间；第二开关电路，所述第二开关电路耦接在所述第一冗余数据线组和所述第二冗余数据线组之间；第三开关电路，所述第三开关电路耦接在所述第二冗余数据线组和所述第二数据线组之间；第一页缓冲器，所述第一页缓冲器将所述第一子存储块与所述第一数据线组耦接；第二页缓冲器，所述第二页缓冲器将所述第二子存储块与所述第二数据线组耦接；第一冗余页缓冲器，所述第一冗余页缓冲器将所述第一冗余存储块与所述第一冗余数据线组耦接；以及第二冗余页缓冲器，所述第二冗余页缓冲器将所述第二冗余存储块与所述第二冗余数据线组耦接，其中，当所述第二开关电路和所述第三开关电路导通时，将要编程到所述第一冗余存储块中的数据经由所述第二数据线组发送到所述第一冗余页缓冲器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310150161.4/，转载请声明来源钻瓜专利网。
