[发明专利]一种测试结构及测试方法有效
| 申请号： | 201310151381.9 | 申请日： | 2013-04-27 |
| 公开（公告）号： | CN104124230B | 公开（公告）日： | 2017-08-01 |
| 发明（设计）人： | 甘正浩;冯军宏 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;G01R31/26 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种测试结构及测试方法，涉及半导体技术领域。本法提供的测试结构包括N个并联的CMOS反相器，每个所述CMOS反相器包括PMOS和NMOS；其中，每个所述CMOS反相器的输入端与输出端相连；并且，N为大于等于2的自然数。本发明的测试结构，通过将N个CMOS反相器（Inverter）并联，并将每个CMOS反相器的输入端与输出端相连作为测试结构，可以快速分析各CMOS反相器中的PMOS或NMOS的阈值电压的差异，进而快速分析半导体器件的失配情况。本发明的测试方法，使用上述测试结构实现，因此也可以快速分析各CMOS反相器中的PMOS或NMOS的阈值电压的差异，进而快速分析半导体器件的失配情况。 | ||
| 搜索关键词： | 一种 测试 结构 方法 | ||
【主权项】：
一种测试结构，其特征在于，所述测试结构包括N个并联的CMOS反相器，每个所述CMOS反相器包括PMOS和NMOS；其中，所述N个并联的CMOS反相器中的各个PMOS的源极相连、各个NMOS的漏极均接地，每个所述CMOS反相器的输入端与自身的输出端相连，各所述CMOS反相器中的PMOS的布局相同、NMOS的布局不同，或者各所述CMOS反相器中的NMOS的布局相同、PMOS的布局不同；并且，N为大于等于2的自然数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310151381.9/，转载请声明来源钻瓜专利网。
- 上一篇：CMOS中P型源漏离子注入对准度的监控结构及方法
- 下一篇：一种新型压杆开关
