[发明专利]一种集成电路芯片ESD防护用LDMOS SCR器件

摘要

一种集成电路芯片ESD防护用LDMOS SCR器件，属于电子技术领域。本发明在传统集成电路芯片ESD防护用LDMOS SCR结构基础上集成一个低压MOS器件，通过所述低压MOS器件来限制内嵌SCR阳极注入的空穴电流，从而提高维持电压Vhold值，提高了器件在高压应用中的闩锁免疫能力；而且该新型结构相比于普通LDMOS器件而言，由于集成了SCR器件，其抗ESD能力得到增强；同时，本发明与Bipolar CMOS DMOS工艺兼容。

主权项

一种集成电路芯片ESD防护用LDMOS SCR器件，包括一个nLDMOS器件；所述nLDMOS器件包括并排位于衬底表面的N型漂移区和P型基区，其中N型漂移区和P型基区相互接触或不接触；所述P型基区中具有与源极金属相连的N+源区和P+接触区，其中N+源区和P+接触区相互接触或不接触；所述N型漂移区表面远离P型基区的一侧具有与漏极金属相连的N+漏区；所述N+源区和N型漂移区之间的P型基区表面具有栅氧化层，栅氧化层表面具有多晶硅栅极；所述nLDMOS器件的N型漂移区还具有一个P阱，P阱的存在应保证nLDMOS器件的N+漏区与N型漂移区和P阱两者均接触；所述P阱中具有第二N+源区和第二P+接触区，其中第二N+源区靠近nLDMOS器件的N+漏区，而第二P+接触区远离nLDMOS器件的N+漏区，nLDMOS器件的N+漏区与第二N+源区之间的P阱表面具有第二栅氧化层，第二栅氧化层表面具有第二多晶硅栅极；由P阱、nLDMOS器件的N+漏区、第二N+源区、第二P+接触区，以及第二栅氧化层和第二多晶硅栅极一起构成一个低压NMOS器件，其中第二N+源区和第二P+接触区与低压NMOS器件的源极金属相连。