[发明专利]MOS晶体管的形成方法有效
| 申请号： | 201310190312.9 | 申请日： | 2013-05-21 |
| 公开（公告）号： | CN104183490B | 公开（公告）日： | 2017-11-28 |
| 发明（设计）人： | 韦庆松;于书坤 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种MOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和所述第二区域形成PMOS晶体管，所述PMOS晶体管的源区和漏区构成锗硅生长区，所述第一区域的锗硅生长区密度小于第二区域的锗硅生长区密度；在所述第一区域形成伪锗硅生长区，使所述第一区域的锗硅生长区总密度增加；刻蚀所述第一区域和所述第二区域的锗硅生长区、以及第一区域的伪锗硅生长区，形成凹槽；在所述凹槽内沉积锗硅材料，形成PMOS晶体管的嵌入式源区和漏区、以及伪锗硅区。本发明所形成的MOS晶体管良率高，性能好。 | ||
| 搜索关键词： | mos 晶体管 形成 方法 | ||
【主权项】：
一种MOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和所述第二区域形成PMOS晶体管，所述PMOS晶体管的源区和漏区构成锗硅生长区，所述第一区域的锗硅生长区密度小于第二区域的锗硅生长区密度；在所述第一区域形成伪锗硅生长区，使所述第一区域的锗硅生长区总密度增加；刻蚀所述第一区域和所述第二区域的锗硅生长区、以及第一区域的伪锗硅生长区，形成凹槽；在所述凹槽内沉积锗硅材料，形成PMOS晶体管的嵌入式源区和漏区、以及伪锗硅区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310190312.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
