[发明专利]设计的用于n型MOSFET的源极/漏极区有效
申请号: | 201310231593.8 | 申请日: | 2013-06-09 |
公开(公告)号: | CN104037224B | 公开(公告)日: | 2017-07-21 |
发明(设计)人: | 吕伟元;舒丽丽;黃俊鸿;李启弘;陈志辉 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京德恒律治知识产权代理有限公司11409 | 代理人: | 章社杲,孙征 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文公开了设计的用于n型MOSFET的源极/漏极区以及具有场效应晶体管的集成电路器件,该场效应晶体管包括具有第一层和第二层的源极区和漏极区。在沟道区的平面下方形成第一层。第一层包括掺杂硅和碳,其晶格结构小于硅的晶格结构。第二层形成在第一层上方并高出沟道区的平面。第二层由含有掺杂外延生长硅的材料形成。第二层的碳原子分数小于第一层的碳原子分数的一半。第一层在沟道区的表面下方形成至少10nm的深度。这种结构促进了形成浅结的源极/漏极延伸区的形成。这种器件提供了具有低阻抗的源极和漏极同时相对更能够抵抗短沟道效应。 | ||
搜索关键词: | 设计 用于 mosfet 漏极区 | ||
【主权项】:
一种形成集成电路器件的方法,包括:提供半导体主体;在所述半导体主体上形成栅极或伪栅极的堆叠件;图案化所述堆叠件以从源极区和漏极区中去除所述栅极的所述堆叠件,同时保留主体区上方将为所述栅极提供沟道区的图案化的堆叠件;在所述栅极的侧壁周围形成间隔件;在所述源极区和所述漏极区中的半导体主体中蚀刻沟槽;通过旋回沉积和蚀刻在所述沟槽中形成第一层,所述第一层包括硅、碳和磷;通过外延生长在所述第一层上方形成第二层,所述第二层包括硅和磷,所述第一层和所述第二层为晶体管提供源极区和漏极区;以及进行热退火以使磷至少从所述第二层扩散穿过由所述间隔件和所述第一层形成的障碍物并且形成源极/漏极延伸区,其中,所述第一层覆盖所述沟槽的侧壁,所述源极/漏极延伸区沿着所述第一层的底面和外侧壁设置,扩散的磷决定所述源极区和所述漏极区与所述沟道区之间p‑n结的位置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310231593.8/,转载请声明来源钻瓜专利网。
- 上一篇:启动项的处理方法和装置
- 下一篇:一种中药饮片调剂盘及其制作方法
- 同类专利
- 专利分类