[发明专利]VDMOS及其制造方法有效
申请号: | 201310306193.9 | 申请日: | 2013-07-19 |
公开(公告)号: | CN104299908B | 公开(公告)日: | 2017-04-19 |
发明(设计)人: | 马万里 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 孟金喆 |
地址: | 100000 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种VDMOS及其制造方法。该方法包括在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程,其中,还包括在衬底上对应有源区中P+区的位置上方形成保护层,其中,所述保护层位于所述栅极和所述有源区中P+区之间。本发明利用VDMOS的已有制备工艺形成对有源区中P+区的保护层,以减少栅极通过有源区中P+区而产生的栅源漏电现象。 | ||
搜索关键词: | vdmos 及其 制造 方法 | ||
【主权项】:
一种垂直双扩散金属氧化物半导体晶体管VDMOS的制造方法,包括在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程,其特征在于,还包括:在衬底上对应有源区中P+区的位置上方形成保护层,其中,所述保护层位于所述栅极和所述有源区中P+区之间;在衬底上对应有源区中P+区的位置上方形成保护层包括:在衬底上形成氧化层,并通过构图工艺对所述氧化层进行刻蚀,在所述有源区中P+区的位置上方保留氧化层,作为所述保护层;在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程包括:在所述衬底上形成氧化层,采用光刻胶构图工艺刻蚀所述氧化层,以形成具有第一厚度和第二厚度的氧化层,所述第一厚度的位置对应于待形成P+区域的位置,剩余的氧化层具有第二厚度,且所述第一厚度小于所述第二厚度;在所述衬底上注入P+离子,以在待形成P+区域的位置形成各P+区域,所述各P+区域至少包括有源区中P+区;去除剩余的光刻胶;采用光刻胶构图工艺对所述氧化层进行刻蚀,以露出对应于N‑区域的元胞区,且保留所述有源区中P+区上方的氧化层和光刻胶,所述有源区中P+区上方的氧化层作为所述保护层;在所述衬底上注入N‑离子,以在所述元胞区形成N‑区域;去除剩余的光刻胶;在所述衬底上生长栅氧化层;在所述衬底上形成栅极膜层,并采用光刻胶构图工艺形成栅极的图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310306193.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造