[发明专利]一种高密度混合叠层封装结构及其制作方法有效
申请号: | 201310316422.5 | 申请日: | 2013-07-25 |
公开(公告)号: | CN103426871A | 公开(公告)日: | 2013-12-04 |
发明(设计)人: | 陈靖;杨旭一;王立春;姚崇斌 | 申请(专利权)人: | 上海航天测控通信研究所 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/538;H01L23/31;H01L21/98;H01L21/768 |
代理公司: | 上海汉声知识产权代理有限公司 31236 | 代理人: | 胡晶 |
地址: | 200080 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种高密度混合叠层封装结构,其包括:封装基板载体,依次顺序堆叠在所述封装基板载体上的底层芯片、芯片插入层基板以及倒装芯片,以及堆叠在所述倒装芯片上的至少一层顶层芯片;其中所述芯片插入层基板表面通过薄膜布线与所述顶层芯片电连接;本发明还提供了一种高密度混合叠层封装结构的制作方法。本发明解决了尺寸差异较大芯片和不同互连方式芯片(引线键合方式和倒装方式)的混合叠层问题,本发明同时实现分部独立叠层加工与测试,即先在插入层基板上进行芯片叠层,再将该叠层体作为独立部分完成与底层芯片进行叠层,提高了高密度混合叠层封装的成品率。 | ||
搜索关键词: | 一种 高密度 混合 封装 结构 及其 制作方法 | ||
【主权项】:
一种高密度混合叠层封装结构,其特征在于,包括:封装基板载体,依次顺序堆叠在所述封装基板载体上的底层芯片、芯片插入层基板以及倒装芯片,以及堆叠在所述倒装芯片上的至少一层顶层芯片;其中所述芯片插入层基板表面通过薄膜布线与所述顶层芯片电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海航天测控通信研究所,未经上海航天测控通信研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310316422.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种金属光伏瓦及其制备方法
- 下一篇:一种马桶自动冲水系统
- 同类专利
- 专利分类